# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-151854

(43) Date of publication of application: 25.05.1992

(51)Int.Cl.

H01L 21/82 G06F 15/60

(21)Application number: 02-276057

(71)Applicant: NEC IC MICROCOMPUT SYST

(22)Date of filing:

15.10.1990


(72)Inventor: MOTOOKA TOSHIMI

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

# (57)Abstract:

PURPOSE: To reduce chip size by a method wherein the number of wirings is reduced by turning parallel wirings between mega cells into serial connection wirings.

CONSTITUTION: The step-up ratio of frequency of a crock step-up circuit 10 is made to coincide with parallel bit width. Adress date having a specified bit width, which data are generated by a mega cell 1, are converted into serial adress data by a serial-parallel converter 4. The serial adress data wherein a frequency stepped-up from an external clock frequency is used are transferred on a serial adress data transferring line 14 at a high speed, and delivered to other mega cells 2, 3. Said data are converted into address data having a specified bit width



by serial-parallel convertors 8, 9, and delivered in the insides of the mega cells 2, 3. The same operation is performed concerning to input date. Thereby the number of wirings is decreased and chip size can be reduced.

⑩日本国特許庁(JP)

⑪特許出願公開

# ® 公開特許公報(A) 平4-151854

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成 4年(1992)5月25日

H 01 L 21/82 G 06 F 15/60

370 P

7922-5L

7638-4M H 01 L 21/82

W

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

半導体集積回路装置

②特 願 平2-276057

22出 類 平2(1990)10月15日

 俊 美

神奈川県川崎市中原区小杉町1丁目403番53 日本電気ア

イシーマイコンシステム株式会社内

の出 願 人 日本電気アイシーマイ

神奈川県川崎市中原区小杉町1丁目403番53

コンシステム株式会社

個代 理 人 弁理士 内 原

明細書

発明の名称

半導体集積回路装置

### 特許請求の範囲

メガセル間を自動レイアウトプログラムにより 配線レイアウトを行なう半導体集積回路装ににより いて、前記各メガセル間の信号線のパラレル投続 をシリアル接続に変換するシリアルパラレルル変換 器と、前記各メガセル間のシリアル接続上のデータを高速転送させるためのクロック通倍回路の馬波数の延倍率を 有し、このクロック通倍回路の馬波数のしたことを 特徴とする半導体集積回路装置。

### 発明の詳細な説明

〔産業上の利用分野〕

本発明は、メガセル間を自動レイアウトプログ ラムにより配線レイアウトを行う半導体集積回 路装置に関し、特に自動レイアウト後のチップサ イズを縮少可能な回路構成に間する。

# 〔従来の技術〕

従来、この種の半導体集積回路装置では、メガセル間のパラレルデータであるアドレスデータならびに入出力データについては、一定ビット幅を持つバス構成された配線により接続されていた。

第4図は従来のメガセル間を自動レイアウトプログラムにより配線した装置の一例の接続図をある。メガセル(A~C)1~3間の4ビットを持つアドレスデータは、同じく4ビットを持つアドレスバス21により配線レイアウトされた入出力データも同様な4ビット幅を持つ入出力データバス22により配線レイアウトされていた。またのクロックは、クロック転送路12により各メガセル1~3に接続されていた。

〔発明が解決しようとする課題〕 \*\*

- 2 -

上述した半導体集積回路装置では、メガセル間のアドレスデータならびに入出力データについては、一定ビット幅を持つバス構成された配線セルり接続しなければならない。この場合、メガセル間の配線を自動レイアウトプログラムによりいるでは、別での場合では、発生の増加を変の増加等の理由により配線面積が、設計でよる配線に比べ50%以上増加し、結果としてチップサイズが増加するという欠点があった。

本発明の目的は、このような欠点を除き、メガセル間のパラレル接続配線をシリアル接続配線とし配線本数を減少させることにより、チップサイズを縮少させる事を可能とした半導体集積回路装置を提供する事にある。

# [課題を解決するための手段]

本発明の構成は、メガセル間を自動レイアウトプログラムにより配級レイアウトを行なう半導体集積回路装置において、前記各メガセル間の信号線のパラレル接続をシリアル接続に変換するシリアルパラレル変換器と、前記各メガセル間のシリ

- 3 -

第2図に示す.

外部端子より入力されたクロック信号は、ディレイ素子16, エクスクルーシブオア回路19により入力信号の2倍の周波数を持つ周波数に延倍され、次にディレイ素子18, エクスクルーシブオア回路19により更に2倍の周波数を持つシリアルバラレル変換器4~9に伝えられる。

本実施例では、4ビット幅を持つアドレスデータならびに入出力データを想定しているので、クロック通倍回路10は、外部入力クロックに対比て4倍の周波数を持つシリアルバラレル変換器カクロックを発生している。このため外部入力ロックの1パターンで4ビットのデータを取りていいまして遅れの発生しないデータ転送が可能となる。

以上の説明はアドレスデータについてのみ行なったが、入力データについても同様の動作を行う。

アル接続上のデータを高速転送させるためのクロック通倍回路とを有し、このクロック通倍回路 の周波数の通倍率をパラレルビット幅と一致させるようにしたことを特徴とする。

#### (実施例)

次に、本発明について図面を参照して説明する。

このクロック逓倍回路10の内部構成の一例を

- 4 -

### 「発明の効果]

以上説明したように本発明は、メガセル間のアドレスデータ及び入出力イアウトプログランは、自動レイアウト教を配線には、カウト東行時に配線少するでは、ないで、配線があり、またパランとは、あい場合、各ピットの配線負荷のアンバランとは、各間の場合、各ピットである。

また、本発明においては、シリアルバラレル変換器とクロック通倍回路とを付加する事により、 チップサイズの増加を発生するが、配線面積の縮少はこのチップサイズの増加より十分に大きいためチップサイズを縮少できるという効果がある。

## 図面の簡単な説明

第1図は本発明の半導体集積回路装置の一実施 例のブロック図、第2図は第1図のクロック逓倍

- 6 -

回路の一例の回路図、第3図は第2図のクロック 通倍回路の波形図、第4図は従来例の半導体集積 回路のブロック図である。

1~3…メガセルA~C、4~9…シリアルバラレル変換器、10…クロック通倍回路、11…外部入力クロック端子、12…クロック転送路、13…シリアルバラレル変換クロック転送路、14…シリアルアドレスデータ転送路、15…シリアル入出力データ転送路、16,18…ディレイ素子、17,19…エクスクルーシブオア回路、21…アドレスバス、22…入出力データバス。

代理人 弁理士 内 原 胃

- 7 -

